1. Jurnal[Kembali]
2. Alat dan Bahan[Kembali]
a. Jumper
Gambar 3.1 Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 3.2 Modul De Lorenzo
e. IC 74LS112A (JK filp flop)
f. ic 7474 (D Flip Flop)
g. Switch (SW-SPDT)
j. Power Supply
i. Logicprobe
3. Rangkaian Simulasi[Kembali]
- Rangkaian Module D'Lorenzo
.PNG)
- Rangkaian Proteus
4. Prinsip Kerja Rangkaian[Kembali]
Pada percobaan 1 disini digunakan 7 buah switch yang mana salah satu kakinya dihubungkan ke ground dan satunya lagi ke vcc,Dapat dilihat pada gambar rangkaian diatas adalah jenis asyncronus counter yang dimana clocknya di serikan jadi clock yang bekerja hanya pad bit pertama lalu input pada bit pertama akan menjadi clock pada bit kedua apabila telah terpenuhi.
pada rangkaian ini dapat dilihat apabila setelah di run bahwa rangkaian akan mencacah bilang biner secara acak pada bilangan binernya akan diacak mulai dari 0 sampai 9 atau dari 0000 sampai 1001
5. Video Rangkaian[Kembali]
6. Analisa[Kembali]
1. Analisa output yang dihasilkan tiap kondisi !
Jawab :
Kondisi Pertama:
B3-B6=0
B0, B2=1
B1 = X (don't care /sebagai masukan)
Pada Kondisi ini menunjukkan jenis shift register SISO (Serial in Serial out), dikarenakan input masuk Secara seri (bertahap 7 dan output juga Keluar secara seri (bertahap).
• Kondisi Kedua:
B3-B6=0
B1 =X
B0= 1
B2: ↓ (fall time, dari 1 ke 0)
Pada kondisi ini menunjukkan Jenis shift register SIPO (Serial in Paralel out), dikarenakan input masuk satu Per Satu (bertahap), sedangkan output Keluar secara paralel (serentak).
• Kondisi Ketiga:
B3-B6 =X
B1 =0
B0, B2 =1
Pada Kondisi ini menunjukkan jenis shift register Piso (paralel in serial out), dikarenakan input masuk Secara paralel (serentak), sedangkan output keluar Satu per satu (bertahap).
•Kondisi Keempat :
B3-B6=X
B0=1
B1, B2 =0
Pada Kondisi ini menunjukkan jenis shift register PIPO (Paralel in paralel out), dikarenakan input masuk secara Paralel (serentak), dan outpul juga keluar secara Paralel (serentak).
2. Jika gerbang AND Pada rangkaian dihapus, sumber clock langsung dihubungkan ke flip flop, bandingkan output yang didapatkan !
Jawab:
Pada saat kondisi SISO, apabila gerbang AND dihapus dan clock dihubungkan ke Flip flop, output rangkaian tidak terpengaruhi.
Gerbang AND ditambahkan agar pada saat switch yang disandingkan pada gerbang AND berlogika 0 maka output. clock tidak aktif sehingga output dapat di keluarkan secara paralel.Maka jika gerbang AND dihapus, maka output rangkaian shift register tidak dapat berfungsi secara paralel.
3. Bagaimana input jalur serial pada rangkaian ?
Jawab :
Seluruh flip flop harus aktif yang mendapat sumber dari clock agar tertrigger. Maka gerbang logika AND (B2=1) dalam keadaan berlogika 1. Untuk mendapatkan input serial pada rangkaian maka pin R dan S harus dinonaktifkan (B0=1 & B3-B6=0). Sehingga akan dihasilkan output yang akan selalu tergeser yang didapatkan dari flip flop pertama yang telah dipengaruhi oleh switch B1
7. Link Download[Kembali]
Link Download Rangkaian 1 [Link Disini]
Link Download Video 1 [Link Disini]
Link Download Datasheet IC 74111 [Link Dsisni]
Link Download Datasheet Gerbang Logika NOT [Link Disini]
Link Dowload Datasheet Gerbang Logika AND [Link Disini]
Link Dowload HTML [Link Disini]
Tidak ada komentar:
Posting Komentar