1. Jurnal[Kembali]
2. Alat dan Bahan[Back]
a. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
e. IC 74LS112A (JK filp flop)
f. ic 7474 (D Flip Flop)
g. Switch (SW-SPDT)
j. Power Supply
i. Logicprobe
3. Rangkaian Simulasi[Kembali]
4. Prinsip Kerja Rangkaian[Kembali]
Pada rangkaian T flip-flop adalah rangkaian J-K Flip Flop yang inputnya digabung. Dimana B1 menuju kaki S dan B0 menuju kaki R dan B2 menuju clk (clock) dimana J dan K menuju VCC. Pada simulasi bersifat aktif low dimana ia akan aktif jika berlogika 0. Pada percobaan pertama B1 berlogika 1 dan B0 berlogika 0 maka output pada Q dan Q’ maka akan Q = 0 dan Q’ = 1. Namun jika B0 dan B1 berlogika 1 dan diberikan CLOCK pada B2 maka akan keluar output Q = 0 dan Q’ = 1 dimana itu adalah kondisi TOOGLE.
5. Video Rangkaian[Kembali]
6. Analisa[Kembali]
1. Analisa apa yang terjadi saaat B2 dan Input J dan K dihubungkan ke CLOCK dan gambarkan Timing Diagramnya !
Jawab :
T Flip Flop akan aktif apabila inputan J dan K disatukan dan apabila inputan B2, J, dan K nya dihubungkan ke CLOCK maka outputnya sama dengan logika yang sebelumnya yaitu berlogika 0, dan rangkaian ini bersifat TOOGLE.
Timing Diagram :
7. Link Download[Kembali]
Link Download Rangkaian [Link Disini]
Link Download Video [Link Disini]
Link Datasheet IC 74LS112A [Link Disini]
Link Download IC 7474 [Link Disini]
Link Dowload HTML [Link Disini]
Tidak ada komentar:
Posting Komentar