1. Jurnal[Kembali]
2. Alat dan Bahan[Kembali]
a. Jumper
Gambar 3.1 Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 3.2 Modul De Lorenzo
e. IC 74LS112A (JK filp flop)
f. ic 7474 (D Flip Flop)
g. Switch (SW-SPDT)
j. Power Supply
i. Logicprobe
3. Rangkaian Simulasi[Kembali]
- Percobaan 3a
Gambar 3.3 Rangkaian 3a
- Percobaan 3b
Gambar 3.4 Rangkaian 3b
4. Prinsip Kerja Rangkaian[Kembali]
Pada counter 74193 memiliki input yang terhubung ke ground yaitu S4, S5, S6, dan S7 sehingga arus yang mengalir adalah 0. kemudian, terdapat UP yang akan aktif apabila input UP diberikan clock dan pada DN inputnya berasal dari gerbang OR U1 dimana pada input 1 diberikan clock dan input 2 diberikan logika 1. maka output yang dihasilkan adalah 1 hal ini disebabkan karena OR menggunakan prinsip penjumlahan. Karena DN yang merupakan aktive high active dan UP merupakan active high juga diberikan clock maka output yang dihasilkan adalah counting dari rendah (0) ke tinggi 1(5) pada saat semua LED aktif. pada 74193 terdapat PL (parallel load) yang merupakan active low (aktif saat logika 0) diaktifkan maka output pada Q0 akan aktif saat D0 diaktifkan, Q1 aktif saat D1 diaktifkan dan seterusnya. lebih tepatnya pada saat PL aktif dan D0 aktif maka hanya Q0 saja yang aktif dan sebagainya. Pada MR sendiri digunakan untuk mereset output sehingga output yang dihasilkan adalah 0 dan MR sendiri merupakan active high yang akan aktif ketika diberikan arus (berlogika 1)
pada rangkaian 74193 D0,D1,D2, dan D3 dihubungkan ke ground sehingga input tersebut berlogika 0 (tidak ada arus yang mengalir). kemudian ketika gerbang OR U2 diberikan input 0 pada input pertama dan clock pada input ke 2, maka arus output akan berubah ubah dari 0 ke 1 dan sebaliknya. karena pada UP di input counter 74193 merupakan active high maka CLK akan merubah output saat perubahan dari 0 ke 1. ketika UP diberikan clock dan DN diaktifkan maka akan terjadi counting dari rendah ke terbesar secara berurutan dari 0 sampai 15. Sebaliknya, ketika DN diberikan CLK dan UP diaktifkan (berlogika 1) maka akan terjadi counting secara menurun.
Pada counter 74192 memiliki input yang terhubung ke ground yaitu S4, S5, S6, dan S7 sehingga arus yang mengalir adalah 0. kemudian, terdapat UP yang akan aktif apabila input UP diberikan clock dan pada DN inputnya berasal dari gerbang OR U1 dimana pada input 1 diberikan clock dan input 2 diberikan logika 1. maka output yang dihasilkan adalah 1 hal ini disebabkan karena OR menggunakan prinsip penjumlahan. Karena DN yang merupakan aktive high active dan UP merupakan active high juga diberikan clock maka output yang dihasilkan adalah counting dari rendah (0) ke tinggi 1(5) pada saat semua LED aktif. pada 74192 terdapat PL (parallel load) yang merupakan active low (aktif saat logika 0) diaktifkan maka output pada Q0 akan aktif saat D0 diaktifkan, Q1 aktif saat D1 diaktifkan dan seterusnya. lebih tepatnya pada saat PL aktif dan D0 aktif maka hanya Q0 saja yang aktif dan sebagainya. Pada MR sendiri digunakan untuk mereset output sehingga output yang dihasilkan adalah 0 dan MR sendiri merupakan active high yang akan aktif ketika diberikan arus (berlogika 1)
pada rangkaian 74192 D0,D1,D2, dan D3 dihubungkan ke ground sehingga input tersebut berlogika 0 (tidak ada arus yang mengalir). kemudian ketika gerbang OR U2 diberikan input 0 pada input pertama dan clock pada input ke 2, maka arus output akan berubah ubah dari 0 ke 1 dan sebaliknya. karena pada UP di input counter 74192 merupakan active high maka CLK akan merubah output saat perubahan dari 0 ke 1. ketika UP diberikan clock dan DN diaktifkan maka akan terjadi counting dari rendah ke terbesar secara berurutan dari 0 sampai 15. Sebaliknya, ketika DN diberikan CLK dan UP diaktifkan (berlogika 1) maka akan terjadi counting secara menurun.
5. Video Rangkaian[Kembali]
6. Analisa[Kembali]
1. Jelaskan perbedaan percoban 3a dan 3b
Jawab :
Percobaan 3a tidak menggunakan gerbang logika sedangkan untuk percobaan 3b menggunakan gerbang logika dan sumber CLOCK yang menyebabkan rangkaian dapat melakukan counter secara otomatis
2. Mengapa pada saat PL aktif tidak dapat count secara otomatis
Jawab :
Ketika PL aktif, maka pin up dan down mengalami kondisi DON'T CARE dan outputan dari rangkaiannya hanya dipengaruhi oleh pin D0, D1, D2, dan D3 yang outputannya akan mengikuti secara berurutan
3. Mengapa saat PL mati input B1-B4 menjadi DON'T CARE
Jawab :
Karena saat mengambil data pin PL harus diaktifkan, kalau tidak aktif output rangkaian akan selalu dimulai dari 0000
2.
7. Link Download[Kembali]
Link Download Rangkaian 3a [Link Disini]
Link Download Rangkaian 3b [Link Disini]
Link Download Video [Link Disini]
Link Download Datasheet IC 74192 [Link Dsisni]
Link Download Datasheet IC 74193 [Link Disini]
Link Dowload HTML [Link Disini]
Tidak ada komentar:
Posting Komentar